Préparation de la scène pour la 6G : un émetteur-récepteur rapide et compact pour les sous-marins

9 juin 2023

Cet article a été révisé conformément au processus éditorial et aux politiques de Science X. Les éditeurs ont mis en évidence les attributs suivants tout en garantissant la crédibilité du contenu :

fact-vérifié

source fiable

relire

par l'Institut de technologie de Tokyo

Une nouvelle conception d'émetteur-récepteur capable à la fois d'émettre et de recevoir à des fréquences supérieures à 100 GHz et à un débit de données de 112 Gb/s pourrait ouvrir la voie aux technologies 6G, comme l'ont rapporté des scientifiques de Tokyo Tech. En supprimant efficacement l'auto-interférence causée par la fuite du signal de transmission dans le récepteur, l'architecture proposée atteint des débits de données sans précédent tout en conservant une taille étonnamment compacte.

Des scientifiques et des ingénieurs du domaine des télécommunications travaillent déjà sur les technologies qui seront utilisées pour les réseaux de sixième génération (6G). Idéalement, la 6G devrait fournir des débits de données supérieurs à 100 gigabits par seconde (Gb/s) et prendre en charge des latences extrêmement faibles pour des applications telles que les voitures autonomes et la réalité virtuelle. Une façon de répondre à ces besoins massifs en émission et en réception est d'adopter une architecture full-duplex (FD) fonctionnant à des fréquences sub-THz de 88 à 136 GHz.

Le principal avantage de l'architecture FD est qu'elle permet à un seul système de transmettre et de recevoir des signaux, doublant ainsi le débit. Une manière de mettre en oeuvre cette architecture est de faire partager aux modules d'émission et de réception une même antenne. Cela aide à réduire la taille du circuit et permet aux deux parties d'utiliser pleinement le spectre de fréquences disponible.

Cependant, les architectures FD à antenne unique souffrent grandement de l'auto-interférence (SI), un phénomène dans lequel le signal transmis fuit du côté du récepteur. De tels systèmes doivent inclure des circuits d'annulation SI qui tentent d'annuler le SI généré en injectant un signal égal avec la polarité opposée. Dans la bande inférieure à THz, la mise en œuvre d'une annulation SI efficace est beaucoup plus difficile que dans les basses fréquences, ce qui reste un obstacle aux conceptions FD à antenne unique.

Dans ce contexte, une équipe de chercheurs de l'Institut de technologie de Tokyo (Tokyo Tech), au Japon, a récemment développé un nouveau système de communication FD abordant les obstacles posés par SI. L'équipe de recherche du professeur Kenichi Okada présente sa conception au Symposium 2023 sur la technologie et les circuits VLSI qui s'est tenu du 11 au 16 juin à Kyoto, au Japon.

L'une des principales caractéristiques de leur système est la mise en œuvre d'une antenne patch à double polarisation. Il est piloté par des signaux différentiels, une combinaison de ports d'alimentation positifs et négatifs pour la transmission et la réception. En rendant les chemins de circuit de ces ports hautement symétriques, la non-concordance du signal transmis qui fuit dans les ports du récepteur différentiel est minimisée, ce qui aide à maintenir le SI bas. "Notre conception évite les fuites de transmission importantes qui prévalent dans les appareils dotés de structures d'antenne asymétriques et de ports de signal différentiel asymétriques", explique le professeur Okada.

Un autre aspect important de la conception proposée est le circuit d'annulation SI (SIC). Pour annuler efficacement le SI généré, il faut modifier soigneusement la phase du signal d'annulation de sorte qu'il soit opposé à celui du signal de fuite. Cela se fait généralement à l'aide de condensateurs variables appelés varactors. Cependant, dans la plage inférieure à THz, les varactors conventionnels ont une plage de phase limitée et une résolution médiocre. Pour résoudre ce problème, les chercheurs ont développé une nouvelle structure de varactor qui atteint une excellente résolution linéaire sur toute la bande sous-THz et sur toute la plage de 360°.

L'équipe a testé leur conception à travers une série d'expériences, qui ont donné des résultats assez prometteurs. "Dans la mesure en direct, l'émetteur-récepteur FD proposé a atteint 6 Gb/s. La suppression SI a été améliorée de 20 décibels lorsque l'annuleur SI a été activé", explique le professeur Okada.

L'appareil, le premier émetteur-récepteur à réseau phasé FD au monde à fonctionner à plus de 100 GHz, a également atteint un débit de données de 112 Gb/s en mode HD. Il s'agit du système le plus rapide à ce jour parmi les émetteurs-récepteurs multiéléments sub-THz. Avec une taille compacte et une large gamme de fréquences de fonctionnement, l'architecture proposée représente un grand pas vers la technologie des télécommunications pour la 6G.

Plus d'information:Un émetteur-récepteur à réseau phasé en duplex intégral sub-THz avec annulation d'auto-interférence et suppression de traversée LO, Symposium 2023 sur la technologie et les circuits VLSI, www.vlsisymposium.org/index.html